买专利卖专利找龙图腾，真高效！ 查专利查商标用IPTOP,全免费！专利年费监控用IP管家,真方便！

龙图腾网获悉南京全信传输科技股份有限公司申请的专利高速口安全收发FC数据的系统与方法获国家发明授权专利权，本发明授权专利权由国家知识产权局授予，授权公告号为：CN118535514B 。

龙图腾网通过国家知识产权局官网在2026-01-02发布的发明授权授权公告中获悉：该发明授权的专利申请号/专利号为：202410709636.7，技术领域涉及：G06F13/42；该发明授权高速口安全收发FC数据的系统与方法是由高然;连璐设计研发完成，并于2024-06-03向国家知识产权局提交的专利申请。

本高速口安全收发FC数据的系统与方法在说明书摘要公布了：本发明提供一种高速口安全收发FC数据的系统与方法，该系统包括：高速口，接收数据并产生高速口恢复时钟，并在高速口恢复时钟域中将接收到的数据输送给数据收发模块；数据收发模块，用于将数据转换为本板逻辑时钟域的输出数据；其中，所述数据收发模块包括数据存储区域、写入控制模块以及读出控制模块：数据存储区域由两个时钟域构成：写入方向采用高速口恢复时钟，输入数据为高速口接收数据；读出方向采用本板逻辑时钟，用于控制将数据存储区域输出至后续逻辑模块。数据存储区域配置上溢区、下溢区以及均衡区并通过fifo中缓存的数据量及当前输入及输出fifo的数据流内容对fifo的输入输出使能进行精确控制，确保有效数据的正确传输及fifo的正常工作。

本发明授权高速口安全收发FC数据的系统与方法在权利要求书中公布了：1.一种高速口安全收发FC数据的系统，其特征在于，包括： 高速口，被配置用于接收数据并产生高速口恢复时钟，并在高速口恢复时钟域中将接收到的数据输送给数据收发模块； 数据收发模块，被配置用于接收高速口输送的数据，转换为本板逻辑时钟域的输出数据，输送给后续逻辑模块； 其中，所述数据收发模块包括数据存储区域、写入控制模块以及读出控制模块： 所述数据存储区域由两个时钟域构成：写入方向采用高速口恢复时钟，用于控制高速口接收数据写入数据存储区域，输入数据为高速口接收数据；读出方向采用本板逻辑时钟，用于控制将数据存储区域输出至后续逻辑模块，供后续逻辑模块使用； 所述数据存储区域配置上溢水线及下溢水线，并根据上溢水线及下溢水线值将整个数据存储区域分为三部分，超过上溢水线部分为上溢区，低于下溢水线部分为下溢区，在上溢水线与下溢水线之间的区域为均衡区； 其中，所述高速口安全收发FC数据的系统适用于高速口恢复时钟频率小于本板逻辑时钟频率、高速口恢复时钟频率大于本板逻辑时钟频率、高速口恢复时钟频率等于本板逻辑时钟频率、高速口恢复时钟频率不稳定的四种情况下的FC数据收发，通过fifo当中缓存的数据量以及当前输入及输出fifo的数据流内容，对fifo的输入输出使能进行精确控制，确保有效数据的正确传输及fifo的正常工作，实现数据的有效安全收发，具体包括： 1高速口恢复时钟频率小于本板逻辑时钟频率时，系统工作方式如下： 步骤一、高速口接收对端发送数据，产生高速口恢复时钟，并基于高速口恢复时钟将数据输送给写入控制模块； 步骤二、此时数据存储区域数据量处于下溢区，写入控制模块写入使能信号拉高，高速口接收数据持续写入数据存储区域；读出控制模块关闭读出使能，读出模块输出IDLE信号至后续逻辑处理模块； 步骤三、数据存储区域数据量逐渐增加至均衡区，写入控制模块写入使能信号为高，高速口接收数据持续写入数据存储区域；读出控制模块拉高读出使能，读出控制模块输出数据存储区域的数据至后续逻辑处理模块； 步骤四、当高速口恢复时钟频率小于本板逻辑时钟频率，即写入数据速度低于读出数据速度时，随着工作时间增加，数据存储区域的数据量逐渐降低至下溢水线，读出控制模块检测数据存储区域的读出数据： 当读出数据为有效数据区间时，保持数据存储区域的读出使能信号为高，即持续读出数据存储区域的有效数据值； 当数据存储区域的读出数据为IDLE时，拉低数据存储区域的读出使能信号，同时向后续逻辑模块输出IDLE信号，直至数据存储区域的数据量恢复至均衡区，再拉高读出使能信号； 不断重复步骤四，直至数据传输结束； 2高速口恢复时钟频率大于本板逻辑时钟频率时，系统工作方式如下： 步骤一、高速口接收对端发送数据，产生高速口恢复时钟，并基于高速口恢复时钟将数据输送给写入控制模块； 步骤二、此时数据存储区域数据量处于下溢区，写入控制模块写入使能信号拉高，高速口接收数据持续写入数据存储区域；读出控制模块关闭读出使能，读出控制模块输出IDLE信号至后续逻辑处理模块； 步骤三、数据存储区域数据量逐渐增加至均衡区，写入控制模块写入使能信号为高，高速口接收数据持续写入数据存储区域；读出控制模块拉高读出使能，读出控制模块输出数据存储区域的数据至后续逻辑处理模块； 步骤四、当高速口恢复时钟频率大于本板逻辑时钟频率，即写入数据速度高于读出数据速度，随着工作时间增加，数据存储区域数据量逐渐升高至上溢水线，写入控制模块检测高速口输出数据： 在高速口接收数据为有效数据区间时，保持数据存储区域的写入使能信号为高，即向数据存储区域写入有效数据值； 在高速口接收数据为IDLE时，拉低数据存储区域的写入使能信号，直至数据存储区域的数据量恢复至均衡区，再拉高写入使能信号； 不断重复步骤四，直至数据传输结束； 3高速口恢复时钟频率等于本板逻辑时钟频率时，系统工作方式如下： 步骤一、高速口接收对端发送数据，产生高速口恢复时钟，并基于高速口恢复时钟将数据输送给写入控制模块； 步骤二、此时数据存储区域数据量处于下溢区，写入控制模块写入使能信号拉高，高速口接收数据持续写入数据存储区域；读出控制模块关闭读出使能，读出控制模块输出IDLE信号至后续逻辑处理模块； 步骤三、数据存储区域内存储的数据量逐渐增加至均衡区，写入控制模块写入使能信号拉高，高速口接收数据持续写入数据存储区域；读出控制控制模块拉高读出使能，读出模块输出数据存储区域的数据至后续逻辑处理模块； 步骤四、由于高速口恢复时钟频率等于本板逻辑时钟频率，即写入数据速度等于读出数据速度，数据存储区域数据量将保持在均衡区，数据存储区域读写使能同时拉高，直至数据传输结束； 4高速口恢复时钟频率不稳定时，系统工作方式如下： 步骤一、高速口基于FC网络接收对端发送数据，产生高速口恢复时钟，并基于高速口恢复时钟将接收到的数据输送给写入控制模块； 步骤二、数据存储区域数据量处于下溢区，写入模块写入使能信号拉高，高速口接收数据被持续写入数据存储区域；读出控制模块关闭读出使能，读出控制模块输出IDLE信号至后续逻辑处理模块； 步骤三、数据存储区域随着写入的增加而存储的数据量逐渐增加，当数据存储区域存储的数据达到均衡区时，写入模块写入使能信号为高，高速口接收数据持续写入数据存储区域；读出控制模块拉高读出使能，读出控制模块输出数据存储区域的数据至后续逻辑处理模块； 步骤四、随着工作时间增加，若出现数据存储区域的数据量降低至下溢水线，读出控制模块检测数据存储区域的读出数据，当读出数据为有效数据区间时，保持数据存储区域的读出使能信号为高，即持续读出数据存储区域的有效数据值；当数据存储区域的读出数据为IDLE时，拉低数据存储区域的读出使能信号，同时向后续逻辑模块输出IDLE信号，直至数据存储区域的数据量恢复至均衡区，再拉高读出使能信号； 若出现数据存储区域的数据量升高至上溢水线，写入控制模块检测高速口输出数据，在高速口接收数据为有效数据区间时，保持数据存储区域的写入使能信号为高，即向数据存储区域写入有效数据值；在高速口接收数据为IDLE时，拉低数据存储区域的写入使能信号，直至数据存储区域的数据量恢复至均衡区，再拉高写入使能信号； 不断重复步骤四，直至数据传输结束。

如需购买、转让、实施、许可或投资类似专利技术，可联系本专利的申请人或专利权人南京全信传输科技股份有限公司，其通讯地址为：210000 江苏省南京市鼓楼区清江南路18号5幢12楼；或者联系龙图腾网官方客服，联系龙图腾网可拨打电话0551-65771310或微信搜索“龙图腾网”。

以上内容由龙图腾AI智能生成。