苏州睿芯集成电路科技有限公司郑律获国家专利权
买专利卖专利找龙图腾，真高效！ 查专利查商标用IPTOP,全免费！专利年费监控用IP管家,真方便！
龙图腾网获悉苏州睿芯集成电路科技有限公司申请的专利用于IP单元级别验证的总线驱动式芯片仿真激励模型获国家发明授权专利权，本发明授权专利权由国家知识产权局授予，授权公告号为：CN115017845B 。
龙图腾网通过国家知识产权局官网在2025-11-25发布的发明授权授权公告中获悉：该发明授权的专利申请号/专利号为：202210772055.9，技术领域涉及：G06F30/3308；该发明授权用于IP单元级别验证的总线驱动式芯片仿真激励模型是由郑律;王飞;范东睿设计研发完成，并于2022-06-30向国家知识产权局提交的专利申请。
本用于IP单元级别验证的总线驱动式芯片仿真激励模型在说明书摘要公布了：本发明公开一种用于IP单元级别验证的总线驱动式芯片仿真激励模型，其通过以下过程实现：S1：替换系统软件驱动程序的IO寄存器访问序列；S2：替换驱动程序的寄存器定时时序保证功能；S3：替换测试机台的测试激励初始化过程，并直接调用系统软件的验证程序入口。
本发明授权用于IP单元级别验证的总线驱动式芯片仿真激励模型在权利要求书中公布了：1.一种用于IP单元级别验证的总线驱动式芯片仿真激励模型，其特征在于，通过以下过程实现： 步骤S1：替换系统软件驱动程序的IO寄存器访问序列，包括： 步骤S1.1：使用Verilog语言实现和IP仿真频率关联的总线master读写任务； 步骤S1.2：通过SystemVerilog的DPI接口将总线master读写任务转换成C语言能够调用的IO读写函数； 步骤S1.3：采用如下方法实现对IP对外的多个地址空间的同一寄存器偏移的访问： 为不同的地址空间指定不同的基址，然后在任一读写的RTL序列中根据传入的地址不同，调用不同的总线master读写任务，即在RTL中增加地址译码；或者 提供不同的总线master读写任务，并将其表现为不同的C语言函数，再到C语言端根据不同基址调用不同地址空间； 步骤S1.4：监控在IO读写函数被C语言调用时，Verilog语言中是否有时序操作能够推动芯片仿真的循环向前推进执行； 步骤S2：替换驱动程序的寄存器定时时序保证功能； 步骤S3：替换测试机台的测试激励初始化过程，并直接调用系统软件的验证程序入口。
如需购买、转让、实施、许可或投资类似专利技术，可联系本专利的申请人或专利权人苏州睿芯集成电路科技有限公司，其通讯地址为：215125 江苏省苏州市苏州工业园区星湖街328号创意产业园11-303；或者联系龙图腾网官方客服，联系龙图腾网可拨打电话0551-65771310或微信搜索“龙图腾网”。
以上内容由龙图腾AI智能生成。
免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。
开放平台
担保交易
惠及多方
会员特惠
专属平台
适合多方
数据共享
功能齐全
皖公网安备 34010402703815号
请提出您的宝贵建议，有机会获取IP积分或其他奖励