华芯巨数(杭州)微电子有限公司李相茹获国家专利权
买专利卖专利找龙图腾，真高效！ 查专利查商标用IPTOP,全免费！专利年费监控用IP管家,真方便！
龙图腾网获悉华芯巨数(杭州)微电子有限公司申请的专利一种时钟树综合方法、计算机设备、可读存储介质和程序产品获国家发明授权专利权，本发明授权专利权由国家知识产权局授予，授权公告号为：CN120745546B 。
龙图腾网通过国家知识产权局官网在2025-11-18发布的发明授权授权公告中获悉：该发明授权的专利申请号/专利号为：202511227225.5，技术领域涉及：G06F30/396；该发明授权一种时钟树综合方法、计算机设备、可读存储介质和程序产品是由李相茹;郑文迪;王彬潇设计研发完成，并于2025-08-29向国家知识产权局提交的专利申请。
本一种时钟树综合方法、计算机设备、可读存储介质和程序产品在说明书摘要公布了：本发明涉及芯片设计领域的一种时钟树综合方法、计算机设备、可读存储介质和程序产品，时钟树综合方法中步骤包括聚类、降延迟、降功耗及做平，本方法通过在时钟树综合流程中采用新的详细布局方式，将详细布局调整到降功耗阶段和做平阶段之间，使得进行详细布局的时机更加科学，减小了详细布局中摆放位置合法化对时序器件的移动，使得时钟树综合的结果更接近理论预期。利用边界框限制了计算候选位置时的搜索范围，通过位置保持参数实现了详细布局中器件移动范围的可控性，同时由于时序器件的位置变化更小，时钟树综合的结果质量也更加稳定，特别是在较低的最大摆放密度约束下，本方法可以降低详细布局导致的时钟树综合的结果质量的恶化。
本发明授权一种时钟树综合方法、计算机设备、可读存储介质和程序产品在权利要求书中公布了：1.一种时钟树综合方法，其特征在于：提供布局后的芯片设计版图文件，芯片设计版图文件中包括寄存器的物理和时序信息，对芯片设计版图文件进行时钟树综合，时钟树综合的步骤依次包括聚类、降延迟、降功耗及做平；聚类阶段，根据寄存器的物理和时序信息对寄存器进行分组，构建初始时钟树结构并初步插入缓冲器；降延迟阶段，调整缓冲器的大小和位置、并继续插入新的缓冲器；降功耗阶段，调整缓冲器的尺寸并插入时钟门控；做平阶段，插入平衡单元并进行合法化放置；在降功耗阶段后和做平阶段前进行第一次详细布局，完成时钟树综合的全部步骤后进行第二次详细布局，构建完成芯片设计版图的时钟网络。
如需购买、转让、实施、许可或投资类似专利技术，可联系本专利的申请人或专利权人华芯巨数(杭州)微电子有限公司，其通讯地址为：310000 浙江省杭州市滨江区西兴街道阡陌路482号A楼3层3282室；或者联系龙图腾网官方客服，联系龙图腾网可拨打电话0551-65771310或微信搜索“龙图腾网”。
以上内容由龙图腾AI智能生成。
免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。
开放平台
担保交易
惠及多方
会员特惠
专属平台
适合多方
数据共享
功能齐全
皖公网安备 34010402703815号
请提出您的宝贵建议，有机会获取IP积分或其他奖励