Document
拖动滑块完成拼图
个人中心

预订订单
商城订单
发布专利 发布成果 人才入驻 发布商标 发布需求

请提出您的宝贵建议,有机会获取IP积分或其他奖励

投诉建议

在线咨询

联系我们

龙图腾公众号
首页 专利交易 IP管家助手 科技果 科技人才 积分商城 国际服务 商标交易 会员权益 需求市场 关于龙图腾
 /  免费注册
到顶部 到底部
清空 搜索
当前位置 : 首页 > 专利喜报 > 哈尔滨工业大学彭宇获国家专利权

哈尔滨工业大学彭宇获国家专利权

买专利卖专利找龙图腾,真高效! 查专利查商标用IPTOP,全免费!专利年费监控用IP管家,真方便!

龙图腾网获悉哈尔滨工业大学申请的专利一种基于FPGA的数字采样系统获国家发明授权专利权,本发明授权专利权由国家知识产权局授予,授权公告号为:CN115392294B

龙图腾网通过国家知识产权局官网在2025-10-31发布的发明授权授权公告中获悉:该发明授权的专利申请号/专利号为:202210921526.8,技术领域涉及:G06F18/15;该发明授权一种基于FPGA的数字采样系统是由彭宇;刘连胜;孙皓;刘大同设计研发完成,并于2022-08-02向国家知识产权局提交的专利申请。

一种基于FPGA的数字采样系统在说明书摘要公布了:一种基于FPGA的数字采样模块逻辑系统,属于数字采集技术领域,解决基于FPGA的数字采集的通用性低的问题。本发明的系统包括:所述系统包括FPGA、数字采样模拟前端和DDR,所述FPGA包括数字信号处理单元、数据计数单元、触发单元、波形计算单元、主状态机、DDR控制单元和寄存器读写控制单元。本发明适用于基于FPGA的数字采样模块的系统架构设计,能满足大多数示波记录仪的数字采集模块的功能需求,并且有较高的可拓展性和发展空间。在此设计的架构下,能够满足高速、低速等不同速率信号输入下的数字降采样处理、触发生成、不同存储模式、不同采样时机控制等要求,并且实现数据的实时存储、波形计算、深存储、内存分割和数据上传等功能。

本发明授权一种基于FPGA的数字采样系统在权利要求书中公布了:1.一种基于FPGA的数字采样系统,所述系统包括FPGA、数字采样模拟前端和DDR,其特征在于,所述FPGA包括数字信号处理单元、数据计数单元、触发单元、波形计算单元、主状态机、DDR控制单元和寄存器读写控制单元; 所述数字信号处理单元用于对多路ADC采集到的实时波形进行初步处理和分析处理,所述初步处理具体包括对所述多路ADC采集到的实时波形进行初级降噪,获取初级降噪信号,所述分析处理具体包括对所述多路ADC采集到的实时波形进行分析处理,获取瞬时波形和包络波形; 所述数字信号处理单元将所述初级降噪信号发送给所述触发单元,将所述瞬时波形和包络波形发送给所述数据计数单元; 所述触发单元用于通过对输入数据的分析,在要求的点位标记触发点,以实现对信号加触发的目的,并将生成的触发信号发送给所述数据计数单元和所述主状态机; 所述数据计数单元用于将从所述数字信号处理单元接收到的信号和所述触发信号进行延时对齐,以及对各种模式下的数据点数进行计数控制,获取计数结果; 所述数据计数单元将所述延时对齐后的数据和所述计数结果发送给所述DDR控制单元,将所述延时对齐后的数据发送给所述波形计算单元; 所述波形计算单元用于对输入数据进行实时波形的计算,将计算结果发送给所述寄存器读写控制单元; 所述主状态机用于根据所述计数结果和触发信号,确定数据写入所述DDR控制单元的时间,并将该时间信号发送给所述DDR控制单元; 所述DDR控制单元用于根据所述主状态机和所述数据计数单元传入的数据进行DDR读写的控制,并将产生的地址包发送给所述寄存器读写控制单元; 所述寄存器读写控制单元用于将AXI-Lite协议解析的寄存器读写控制指令,分发到其他单元中去,还用于将输入数据上传。

如需购买、转让、实施、许可或投资类似专利技术,可联系本专利的申请人或专利权人哈尔滨工业大学,其通讯地址为:150001 黑龙江省哈尔滨市南岗区西大直街92号;或者联系龙图腾网官方客服,联系龙图腾网可拨打电话0551-65771310或微信搜索“龙图腾网”。

以上内容由龙图腾AI智能生成。

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息,力求客观、公正,但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解,仅供参考使用,不能作为本公司承担任何法律责任的依据或者凭证。