Document
拖动滑块完成拼图
个人中心

预订订单
商城订单
发布专利 发布成果 人才入驻 发布商标 发布需求

请提出您的宝贵建议,有机会获取IP积分或其他奖励

投诉建议

在线咨询

联系我们

龙图腾公众号
首页 专利交易 IP管家助手 科技果 科技人才 积分商城 国际服务 商标交易 会员权益 需求市场 关于龙图腾
 /  免费注册
到顶部 到底部
清空 搜索
当前位置 : 首页 > 专利喜报 > 深圳辰达半导体有限公司连瑞豪获国家专利权

深圳辰达半导体有限公司连瑞豪获国家专利权

买专利卖专利找龙图腾,真高效! 查专利查商标用IPTOP,全免费!专利年费监控用IP管家,真方便!

龙图腾网获悉深圳辰达半导体有限公司申请的专利一种基于SGT工艺的超低导通内阻MOS管的制备方法获国家发明授权专利权,本发明授权专利权由国家知识产权局授予,授权公告号为:CN120568795B

龙图腾网通过国家知识产权局官网在2025-10-17发布的发明授权授权公告中获悉:该发明授权的专利申请号/专利号为:202511054302.1,技术领域涉及:H10D30/01;该发明授权一种基于SGT工艺的超低导通内阻MOS管的制备方法是由连瑞豪;马奕鸿设计研发完成,并于2025-07-30向国家知识产权局提交的专利申请。

一种基于SGT工艺的超低导通内阻MOS管的制备方法在说明书摘要公布了:一种基于SGT工艺的超低导通内阻MOS管的制备方法,涉及半导体技术领域;包括以下步骤:对衬底进行氮源掺杂沉积,形成N型漂移层;依次在N型漂移层生长氮化镓缓冲层和氮化铝镓势垒层,冷却至室温形成异质结;涂覆正性光刻胶并曝光定义三维沟槽,然后用显影液进行显影硬烘后形成掩膜,对三维沟槽进行蚀刻;主沟槽内分段注入形成渐变超级结进行高温退火处理,高计量砷离子注入形成N+区;沉积氧化铝栅介质,磁控溅射沉积氮化钛完全充填沟槽后抛光,然后进行电极制备、钝化和金属互连;通过梯度掺杂外延技术,实现漂移区电阻的梯度优化,在异质结层表面定义三维交叉沟槽阵列,可实现击穿电压≥650V时导通内阻≤5mΩ・mm²,较传统SGT工艺降低40%以上。

本发明授权一种基于SGT工艺的超低导通内阻MOS管的制备方法在权利要求书中公布了:1.一种基于SGT工艺的超低导通内阻MOS管的制备方法,其特征在于,包括以下步骤: 通过低压气相沉积法对4H-SiC衬底进行氮源掺杂沉积,形成从衬底到表面掺杂浓度逐渐升高的N型漂移层; 依次在N型漂移层生长氮化镓缓冲层和氮化铝镓势垒层,冷却至室温形成氮化镓氮化铝镓异质结; 涂覆正性光刻胶并曝光定位主沟槽+次级沟槽交叉阵列的三维沟槽,然后用显影液进行显影硬烘后形成掩膜,对三维沟槽进行蚀刻; 主沟槽内分段注入形成底部P型柱+中上部N型柱的渐变超级结进行高温退火处理,高计量砷离子注入形成N+区; 沉积氧化铝栅介质,磁控溅射沉积氮化钛完全充填沟槽后抛光,然后进行电极制备、钝化和金属互连; 其中定位三维沟槽包括以下步骤: 先涂覆正性光刻胶,其涂覆厚度为1.5-2μm,软烘温度为90-100℃,软烘时间为60-90s; 然后进行电子束光刻曝光,电子束加速电压为100-150kV,电子束的电荷密度为50-80μCcm2; 显影液进行显影30-45s,硬烘温度为120-130℃,硬烘时间为30-60s,形成光刻胶掩膜; 其中,所述三维沟槽图形设计参数为: 主沟槽深度为2.0-2.5μm,宽度为0.4-0.6μm,间距为0.8-1.2μm; 次级沟槽深度为0.4-0.6μm,宽度为0.15-0.25μm,间距为0.4-0.6μm,所述次级沟槽均匀分布在主沟槽之间。

如需购买、转让、实施、许可或投资类似专利技术,可联系本专利的申请人或专利权人深圳辰达半导体有限公司,其通讯地址为:518100 广东省深圳市龙华区民治街道北站社区鸿荣源北站中心B塔1303;或者联系龙图腾网官方客服,联系龙图腾网可拨打电话0551-65771310或微信搜索“龙图腾网”。

以上内容由龙图腾AI智能生成。

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息,力求客观、公正,但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解,仅供参考使用,不能作为本公司承担任何法律责任的依据或者凭证。