买专利卖专利找龙图腾，真高效！ 查专利查商标用IPTOP,全免费！专利年费监控用IP管家,真方便！

龙图腾网获悉中国科学院国家授时中心申请的专利用于光纤时间传递的多级数字精密时延控制方法及系统获国家发明授权专利权，本发明授权专利权由国家知识产权局授予，授权公告号为：CN114640346B 。

龙图腾网通过国家知识产权局官网在2025-10-10发布的发明授权授权公告中获悉：该发明授权的专利申请号/专利号为：202210190401.2，技术领域涉及：H03L7/081；该发明授权用于光纤时间传递的多级数字精密时延控制方法及系统是由刘博;刘涛;张首刚;董瑞芳;郭新兴;孔维成;李博设计研发完成，并于2022-02-28向国家知识产权局提交的专利申请。

本用于光纤时间传递的多级数字精密时延控制方法及系统在说明书摘要公布了：本发明公开了一种用于光纤时间传递的多级数字精密时延控制方法及系统，所述方法包括：步骤1，获取初始时延控制量；步骤2，基于初始时延控制量获得FPGA移相的整数倍时钟周期，根据FPGA移相的整数倍时钟周期进行补偿；步骤3，判断更新时延控制量是否处于预设阈值范围内；若否则跳转执行步骤4，若是则跳转执行步骤5；步骤4，基于更新时延控制量获得FPGA移相的整数倍时钟周期，根据FPGA移相的整数倍时钟周期进行补偿，并跳转执行步骤3；步骤5，根据更新时延控制量采用DPLL进行移相。本发明通过FPGA技术和DPLL移相技术的结合，能够实现相位时延的粗调和细调，可实现大范围时延的多级数字精密时延控制。

本发明授权用于光纤时间传递的多级数字精密时延控制方法及系统在权利要求书中公布了：1.一种用于光纤时间传递的多级数字精密时延控制方法，其特征在于，包括以下步骤： 步骤1，获取本地端与远程端的初始时延控制量； 步骤2，基于所述初始时延控制量获得FPGA移相的整数倍时钟周期，根据FPGA移相的整数倍时钟周期进行补偿，获取补偿后的更新时延控制量； 步骤3，判断所述更新时延控制量是否处于预设阈值范围内；若否则跳转执行步骤4，若是则跳转执行步骤5； 步骤4，基于更新时延控制量获得FPGA移相的整数倍时钟周期，根据FPGA移相的整数倍时钟周期进行补偿，获取补偿后的更新时延控制量，并跳转执行步骤3； 步骤5，根据更新时延控制量采用DPLL进行移相，完成多级数字精密时延控制； 其中， 步骤1具体包括： 由测量单元测得光纤链路传递来的外部1PPS信号与FPGA生成的1PPS信号的实际时延量作为初始时延控制量； 步骤2具体包括： 确定FPGA的时钟周期为T，按照公式处理初始时延控制量后，设定整周期移相的周期数N，FPGA延迟N个周期后输出1PPS信号； 步骤5具体包括： 步骤5.1，配置数控振荡器内部相位累加器的最大阈值ξmax、相位累加器最小阈值ξmin以及频率控制字中心值取ξm，ξm＝2n-1，n为数控振荡器内部相位累加器的位数；粗调相位累加器最大阈值ξmax、相位累加器最小阈值ξmin以及根据收发两端时间间隔测量值配置粗调频率控制字值ξ，β为相位累加器与频率控制字的比例因子；判定粗调频率控制字值ξ是否大于最大阈值ξmax或者小于最小阈值ξmin；若否则按照初设值配置粗调频率控制字值ξ，若是则按照最大阈值ξmax或者最小阈值ξmin配置粗调频率控制字值ξ； 步骤5.2，判定收发两端时间间隔测量值是否在正负300ps之间，若否则跳转执行步骤5.1，若是则跳转执行步骤5.3； 步骤5.3，由数控振荡器输出的10MHz与外部输入10MHz进行鉴相，并根据鉴相数值配置频率控制字值改变最小步长值δ，按照最小步长值δ正向或者反向精密改变频率控制字值ξ，ξ＝ξ±δ； 步骤5.4，判定收发两端时间间隔测量值是否在正负30ps之间；若否则跳转执行步骤5.3，若是则完成多级数字精密时延控制。

如需购买、转让、实施、许可或投资类似专利技术，可联系本专利的申请人或专利权人中国科学院国家授时中心，其通讯地址为：710600 陕西省西安市临潼区骊山街道书院东路三号国家授时中心；或者联系龙图腾网官方客服，联系龙图腾网可拨打电话0551-65771310或微信搜索“龙图腾网”。

以上内容由龙图腾AI智能生成。