买专利卖专利找龙图腾，真高效！ 查专利查商标用IPTOP,全免费！专利年费监控用IP管家,真方便！

龙图腾网获悉电子科技大学申请的专利一种实时可重构通用忆阻器仿真电路获国家发明授权专利权，本发明授权专利权由国家知识产权局授予，授权公告号为：CN115221900B 。

龙图腾网通过国家知识产权局官网在2025-09-26发布的发明授权授权公告中获悉：该发明授权的专利申请号/专利号为：202210826639.X，技术领域涉及：G06G7/16；该发明授权一种实时可重构通用忆阻器仿真电路是由许波;耿航;陈凯;白利兵;黄肖宇设计研发完成，并于2022-07-14向国家知识产权局提交的专利申请。

本一种实时可重构通用忆阻器仿真电路在说明书摘要公布了：本发明公开了一种实时可重构通用忆阻器仿真电路，将忆阻器数学模型通过m项多项式进行非线性拟合，其中m与输入信号的幅度和频率及拟合精度有关，这样可简单快速地适配指定的忆阻器模型。在此基础上，基于FPGA构建系统状态变量生成模块用于系统状态变量即磁通量或电荷量，计算模块用于多项式系数与系统状态变量的m级流水线模式可重构计算得到忆导值或忆阻值，延时FIFO用于对输入信号x[n]进行延迟3m个时钟周期，输出模块用于输入信号经过FIFO延时3m个时钟周期后与计算模块输出的忆导值或忆阻值相乘即可得到输出信号即电流信号或电压信号，通过改变多项式系数即可实时可重构忆阻器，从而实现实时可重构以适应不同模型忆阻器的发明目的，并且可以仿真高工作频率的忆阻器，同时，采用数字电路进行重构仿真，实验精度得到了提高。

本发明授权一种实时可重构通用忆阻器仿真电路在权利要求书中公布了：1.一种实时可重构通用忆阻器仿真电路，其特征在于，基于FPGA构建，包括： 系统状态变量生成模块，包括一个乘法器，一个累加器以及一个加法器，乘法器完成输入信号x[n]与FPGA系统时钟周期Ts的相乘，得到Ts·x[n]并输出到累加器进行累加，得到累加值并输出到加法器中，得到系统状态变量h[n]： h[0]为系统状态变量的初始值，输入信号x[n]为电压信号或电流信号，系统状态变量h[n]为磁通量或电荷量； m个级联并工作在m级流水线模式下的可重构计算单元组成的计算模块，用于实现了m个多项式乘累加运算，每个可重构计算单元包括2个乘法器、1个加法器和1个D触发器组成； 对于第i+1个可重构计算单元，i＝0，1，2，...，m-1，其输入分别是多项式系数k[i+1]，加法器输入s[i]，第一乘法器输入为H[i]和d[i]，输出分别是加法器输出s[i+1]，乘法器输出H[i+1]和输入信号延时d[i+1]，输入信号和输出信号的数学关系为： 其中，第一个乘法器完成输入H[i]和d[i]的相乘并输出H[i+1]，第二个乘法器完成第一个乘法器的输出H[i+1]与多项式系数k[i+1]的相乘，加法器完成输入s[i]与第二个乘法器输出k[i+1]·H[i+1]的相加并输出s[i+1]，D触发器对输入d[i]延迟一个采样时钟，得到输入信号延时d[i+1]； 对于第1个可重构计算单元，其输入d[i]为系统状态变量生成模块输出的系统状态变量h[n]即n时刻的磁通量或电荷量，输入H[0]＝1，输入s[i]＝多项式系数k[0]； 其中，多项式的数量即阶数m采用以下方式确定： 根据输入信号x[n]的零直流分量交流信号的幅度和频率，分别确定最大幅度amax和最小频率ωmin，进一步确定系统状态变量h[n]的取值范围为 在内，采用麦克劳林公式对忆导值或忆阻值fh[n]进行关于系统状态变量h[n]的m阶多项式拟合，得到拟合函数ghn，其中，最大拟合误差εM为： 设ε0为可接受的最大拟合误差，则多项式阶数m的取值应满足εM≤ε0； 其中，第i阶多项式的系数k[i]，ki，i＝0，1，2，...，m，根据麦克劳林公式对需要仿真的忆阻器数学模型即n时刻的忆导值或忆阻值fh[n]进行展开： 得到； 第m个可重构计算单元的输出s[m]作为忆导值或忆阻值fh[n]并送入输出模块； 一个FIFO，用于对输入信号x[n]进行延迟m+39个时钟周期送入输出模块； 输出模块，由一乘法器构成，输入信号x[n]经过FIFO延时m+39个时钟周期后与计算模块输出的忆导值或忆阻值fh[n]相乘即可得到输出信号y[n]，输出信号y[n]为电流信号或电压信号。

如需购买、转让、实施、许可或投资类似专利技术，可联系本专利的申请人或专利权人电子科技大学，其通讯地址为：611731 四川省成都市高新区（西区）西源大道2006号；或者联系龙图腾网官方客服，联系龙图腾网可拨打电话0551-65771310或微信搜索“龙图腾网”。

以上内容由龙图腾AI智能生成。