意法半导体国际有限公司A·贾恩获国家专利权
买专利卖专利找龙图腾，真高效！ 查专利查商标用IPTOP,全免费！专利年费监控用IP管家,真方便！
龙图腾网获悉意法半导体国际有限公司申请的专利稳健软容错多位D触发器电路获国家发明授权专利权，本发明授权专利权由国家知识产权局授予，授权公告号为：CN112054784B 。
龙图腾网通过国家知识产权局官网在2025-09-05发布的发明授权授权公告中获悉：该发明授权的专利申请号/专利号为：202010496935.9，技术领域涉及：H03K3/353；该发明授权稳健软容错多位D触发器电路是由A·贾恩设计研发完成，并于2020-06-03向国家知识产权局提交的专利申请。
本稳健软容错多位D触发器电路在说明书摘要公布了：本公开涉及稳健软容错多位D触发器电路。提供一种电路及其操作方法，用于针对软误差的稳健保护。该电路包括第一组存储元件，该第一组存储元件耦接到并被配置为在第一组时间对一组数据输入进行采样。该电路包括第二组存储元件，该第二组存储元件耦接到并被配置为在第二组时间对该组数据输入进行采样。第一奇偶发生器为该组数据输入生成第一奇偶校验，并且第二奇偶发生器为第一组存储元件的输出生成第二奇偶校验。误差校正单元比较第一奇偶校验和第二奇偶校验，以检测电路中误差条件的发生。误差校正单元可以由于所检测到的误差条件来控制电路的输出或操作特性。
本发明授权稳健软容错多位D触发器电路在权利要求书中公布了：1.一种用于数据处理的装置，包括： 一组数据输入； 第一时钟，具有第一时钟信号； 第二时钟，具有不同于所述第一时钟信号的第二时钟信号； 第一组存储元件，耦接到所述一组数据输入并耦接到所述第一时钟； 第二组存储元件，耦接到所述一组数据输入并耦接到所述第二时钟； 第一奇偶发生器，耦接到所述一组数据输入； 第二奇偶发生器，耦接到所述第一组存储元件；以及 误差校正单元，耦接到所述第一奇偶发生器和所述第二奇偶发生器， 奇偶存储元件；以及 延迟单元，耦合在第一奇偶校验发生器和奇偶存储元件之间，该延迟单元接收由第一奇偶校验发生器生成的第一奇偶校验，并在延迟单元提供的时间延迟周期之后将第一奇偶校验输出到奇偶存储元件。
如需购买、转让、实施、许可或投资类似专利技术，可联系本专利的申请人或专利权人意法半导体国际有限公司，其通讯地址为：瑞士日内瓦；或者联系龙图腾网官方客服，联系龙图腾网可拨打电话0551-65771310或微信搜索“龙图腾网”。
免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。
开放平台
担保交易
惠及多方
会员特惠
专属平台
适合多方
数据共享
功能齐全
皖公网安备 34010402703815号