买专利卖专利找龙图腾，真高效！ 查专利查商标用IPTOP,全免费！专利年费监控用IP管家,真方便！

龙图腾网获悉西南大学申请的专利基于忆阻器交叉阵列的全尺寸卷积计算器及其卷积方法获国家发明授权专利权，本发明授权专利权由国家知识产权局授予，授权公告号为：CN116090481B 。

龙图腾网通过国家知识产权局官网在2025-09-05发布的发明授权授权公告中获悉：该发明授权的专利申请号/专利号为：202211550060.1，技术领域涉及：G06G7/19；该发明授权基于忆阻器交叉阵列的全尺寸卷积计算器及其卷积方法是由王丽丹;谭金沛;段书凯设计研发完成，并于2022-12-05向国家知识产权局提交的专利申请。

本基于忆阻器交叉阵列的全尺寸卷积计算器及其卷积方法在说明书摘要公布了：基于忆阻器交叉阵列的全尺寸卷积计算器，其特征在于，包括卷积核矩阵；输入阵列：输出电路输出卷积结果。一种全尺寸卷积计算器的卷积方法，卷积核矩阵获取输入数据，卷积核矩阵将低于忆阻器阈值电压的脉冲电压信号送卷积核正值输入端，经运算电路后得m个数据；每个数据接入输入阵列，在F个卷积计算单元内与存储在忆阻器交叉阵列中的输入数据实现累加求和；输出结果。显著效果，利用忆阻器阵列的高集成度和尺寸优势，通过增加存储区域来加速卷积计算；该卷积器能并行计算卷积矩阵上平铺的所有卷积区域的卷积计算，计算效率显著增加，且输入数据越大，效果越显著。

本发明授权基于忆阻器交叉阵列的全尺寸卷积计算器及其卷积方法在权利要求书中公布了：1.一种基于忆阻器交叉阵列的全尺寸卷积计算器，其特征在于，包括： 卷积核矩阵；包括2行m×d列忆阻器单元电路，2行忆阻器单元电路用于采集目标数据，每列忆阻器单元电路的列输出对应并接输入阵列的一个列输入； 卷积矩阵：包括n行m×d列忆阻器单元电路，组成n行m×d卷积阵列，n行m×d卷积阵列按照卷积核输出逻辑，连接在F组输出电路上； 输出电路输出卷积结果； 所述n行m×d卷积阵列由n行m×d列忆阻器单元电路组成，每列忆阻器单元电路的运算忆阻器并接对应所述卷积核矩阵的列输出； 每行忆阻器单元电路的行忆阻器接同一行选择器； 每列忆阻器单元电路的列忆阻器接同一列选择器； 确定d×d卷积核，n×m输入阵列稀疏存储，每隔一列进行逐列间隔d-1，逐行间隔1存储，得到一个n行m×d列的卷积矩阵，对应卷积核矩阵变形为2行m×d列； 在n行m×d列卷积矩阵中排列有基本阵列单元，基本阵列单元的列数为d，行数为n，所有基本阵列单元依次排列至最后一列； 在卷积矩阵中还规划有卷积计算单元，每个卷积计算单元依据d行d×d列规划，按照步长s从第一行一列起复制并扩展到第n行m×d列，在n行m×d列的卷积矩阵中排列出F个卷积计算单元，并规划出对应的F路卷积输出，每路卷积输出连接一个输出电路； 所述n行m×d列卷积矩阵设置有接地选择器、单元选择器、行间选择器、输出选择器； 接地选择器：每一行中，所有忆阻器单元电路的MOS管源极并在一起之后，统一经接地选择器接地； 单元选择器，每一行中，每间隔d个忆阻器单元电路，就设置有一个单元选择器，该单元选择器连接在相邻MOS管的源极之间； 每个卷积计算单元内，每一行忆阻器单元电路的MOS管源极都并接在一根行输出线上； 行间选择器：除第一行，每一行中，每d个忆阻器单元电路的两侧都设置有行间选择器，该行间选择器用于连接本行与上一行的行输出线； 输出选择器：每个卷积计算单元内，所有行输出线经行间选择器串接以后，统一经一个输出选择器连接在该卷积计算单元的输出线上。

如需购买、转让、实施、许可或投资类似专利技术，可联系本专利的申请人或专利权人西南大学，其通讯地址为：400715 重庆市北碚区天生路2号；或者联系龙图腾网官方客服，联系龙图腾网可拨打电话0551-65771310或微信搜索“龙图腾网”。