买专利卖专利找龙图腾，真高效！ 查专利查商标用IPTOP,全免费！专利年费监控用IP管家,真方便！

龙图腾网获悉安徽大学申请的专利一种非易失性3T1R1C存储电路、矫正电路、DRAM和存算电路获国家发明授权专利权，本发明授权专利权由国家知识产权局授予，授权公告号为：CN116052741B 。

龙图腾网通过国家知识产权局官网在2025-09-05发布的发明授权授权公告中获悉：该发明授权的专利申请号/专利号为：202310055641.6，技术领域涉及：G11C11/401；该发明授权一种非易失性3T1R1C存储电路、矫正电路、DRAM和存算电路是由蔺智挺;陈敏;余克峰;吴秀龙;彭春雨;李鑫;郝礼才;刘玉;赵强;卢文娟;周永亮设计研发完成，并于2023-01-17向国家知识产权局提交的专利申请。

本一种非易失性3T1R1C存储电路、矫正电路、DRAM和存算电路在说明书摘要公布了：本发明属于集成电路技术领域，具体涉及一种非易失性3T1R1C存储电路、矫正电路、DRAM和存算电路。非易失性3T1R1C存储电路包括三个N型晶体管M0、M1、M2、一个称为R0的RRAM和一个电容C0；电路连接关系如下：M0、M1、M2的栅极分别作为控制端用于连接独立的字线WL_A、WL_B和WL_C；M0和M1的源极相连并连接在位线BL上；M1的漏极和M2的源极相连，并连接在C0的一端上，C0的另一端接地；M0和M2的漏极与R0的TE端相连，R0的BE端连接到字线SL。矫正电路用于解决3T1R1C存储电路数据恢复时的数据反相问题，DRAM和存算电路以3T1R1C存储电路为基本存储单元设计。本发明解决了DRAM断电丢数据，以及执行乘累加运算的精度易受到位线电压变化、驱动波动、器件不匹配等因素影响问题。

本发明授权一种非易失性3T1R1C存储电路、矫正电路、DRAM和存算电路在权利要求书中公布了：1.一种非易失性3T1R1C存储电路；其特征在于：其作为大规模的DRAM存储电路中的基本存储单元，所述存储单元可实现在断电前进行数据备份并在重新上电后进行数据恢复；所述非易失性3T1R1C存储电路包括三个N型晶体管M0、M1、M2、一个称为R0的RRAM和一个电容C0；电路连接关系如下：M0、M1、M2的栅极分别作为控制端用于连接独立的字线WL_A、WL_B和WL_C；M0和M1的源极相连并连接在位线BL上；M1的漏极和M2的源极相连，并连接在C0的一端上，C0的另一端接地；M0和M2的漏极与R0的TE端相连，R0的BE端连接到字线SL； 在所述非易失性3T1R1C存储电路中，通过C0的充放电状态表征存储数据“1”或“0”；在电路断电之前，将C0数据被备份到R0；数据备份时，利用R0的低阻状态和高阻状态分别用来映射存储数据“1”或“0”，在电路重新上电后，将R0备份的数据重新恢复至C0中，其中，所述非易失性3T1R1C存储电路每次上电数据恢复操作后C0的存储的数据与掉电前存储的原始数据相反； 数据备份操作分为两个阶段：在第一阶段，设置BL到1.4V以上，SL到0V，WL_A到1.8V；M0处于开启状态；R0被设置为低阻状态LRS；在第二阶段，将WL_A设为0V，SL设为1V，WL_C设为1.8V；M0处于关闭状态，M2处于开启状态；此时，如果C0存储数据“1”，R0维持低阻状态LRS；如果C0存储数据“0”，则R0被重置为高电平HRS。

如需购买、转让、实施、许可或投资类似专利技术，可联系本专利的申请人或专利权人安徽大学，其通讯地址为：230601 安徽省合肥市经济技术开发区九龙路111号；或者联系龙图腾网官方客服，联系龙图腾网可拨打电话0551-65771310或微信搜索“龙图腾网”。