Document
拖动滑块完成拼图
个人中心

预订订单
服务订单
发布专利 发布成果 人才入驻 发布商标 发布需求

在线咨询

联系我们

龙图腾公众号
首页 专利交易 IP管家助手 科技果 科技人才 科技服务 国际服务 商标交易 会员权益 需求市场 关于龙图腾
 /  免费注册
到顶部 到底部
清空 搜索
当前位置 : 首页 > 专利喜报 > 北京欧铼德微电子技术有限公司李茂旭获国家专利权

北京欧铼德微电子技术有限公司李茂旭获国家专利权

买专利卖专利找龙图腾,真高效! 查专利查商标用IPTOP,全免费!专利年费监控用IP管家,真方便!

龙图腾网获悉北京欧铼德微电子技术有限公司申请的专利检测方法、电路、电源及电子设备获国家发明授权专利权,本发明授权专利权由国家知识产权局授予,授权公告号为:CN114035101B

龙图腾网通过国家知识产权局官网在2025-08-22发布的发明授权授权公告中获悉:该发明授权的专利申请号/专利号为:202111522491.2,技术领域涉及:G01R31/40;该发明授权检测方法、电路、电源及电子设备是由李茂旭设计研发完成,并于2021-12-13向国家知识产权局提交的专利申请。

检测方法、电路、电源及电子设备在说明书摘要公布了:本公开涉及一种检测方法、电路、电源及电子设备,所述电路用于检测电源驱动电路的输出节点与电感的连接状态,所述电路包括第一检测模块、第二检测模块及状态确定模块,其中:所述第一检测模块及所述第二检测模块,分别用于检测所述输出节点与电感、地、电源电压连接或所述输出节点浮空,根据检测结果,分别输出第一信号及第二信号;所述状态确定模块,用于根据所述第一信号及所述第二信号确定所述输出节点与所述电感的连接状态。本公开实施例可以实现电源驱动电路的输出节点的连接状态的快速准确地确定,可以实现电源驱动电路的输出节点与电感的连接状态的快速准确地确定,以实现电源供给的高效控制,提高电源供给效率,并降低功耗。

本发明授权检测方法、电路、电源及电子设备在权利要求书中公布了:1.一种检测电路,其特征在于,所述电路用于检测电源驱动电路的输出节点与电感的连接状态,所述电路包括第一检测模块、第二检测模块及状态确定模块,其中: 所述第一检测模块及所述第二检测模块,均连接于所述输出节点,分别用于检测所述输出节点与电感、地、电源电压连接或所述输出节点浮空,根据检测结果,分别输出第一信号及第二信号; 所述状态确定模块,连接于所述第一检测模块及所述第二检测模块,用于根据所述第一信号及所述第二信号确定所述输出节点与所述电感的连接状态, 所述第一检测模块包括第一非逻辑电路、奇数个第二非逻辑电路、第一计时电路、第一或逻辑电路、第一PMOS晶体管、第一电阻、第二电阻、第一电容、第一施密特触发电路及第一锁存电路, 所述第一非逻辑电路的输入端接收使能信号,所述第一非逻辑电路的输出端连接于所述第一计时电路的复位端、所述第一锁存电路的复位端及所述第一或逻辑电路的第一输入端, 所述第一计时电路的时钟信号端用于接收时钟信号,所述第一计时电路的输出端连接于所述第一或逻辑电路的第二输入端及所述第一锁存电路的锁存控制端, 所述第一或逻辑电路的输出端连接于所述第一PMOS晶体管的控制端, 所述第一PMOS晶体管的源极用于接收电源电压,所述第一PMOS晶体管的漏极连接于所述第一电阻的第一端, 所述第一电阻的第二端连接于所述输出节点及所述第二电阻的第一端, 所述第二电阻的第二端连接于所述第一电容的第一端及所述第一施密特触发电路的输入端,所述第一电容的第二端接地, 所述第一施密特触发电路的输出端连接于所述第一锁存电路的数据输入端, 所述第一锁存电路的锁存输出端连接于所述第二非逻辑电路的输入端, 所述第二非逻辑电路的用于输出所述第一信号, 所述第二检测模块包括第三非逻辑电路、第四非逻辑电路、偶数个第五非逻辑电路、第二计时电路、第二或逻辑电路、第二PMOS晶体管、第一NMOS晶体管、第三电阻、第四电阻、第二施密特触发电路、第一延时电路、第一与逻辑电路、第二锁存电路, 所述第三非逻辑电路的输入端接收使能信号,所述第三非逻辑电路的输出端连接于所述第二计时电路的复位端、所述第二锁存电路的复位端及所述第二或逻辑电路的第一输入端, 所述第二计时电路的时钟信号端用于接收时钟信号,所述第二计时电路的输出端连接于所述第二或逻辑电路的第二输入端及所述第四非逻辑电路的输入端,所述第四非逻辑电路的输出端连接于所述第二施密特触发电路的使能端、所述第一与逻辑电路的第一输入端, 所述第二或逻辑电路的第三输入端连接于所述第二锁存电路的输出端及所述第五非逻辑电路的输入端,所述第二或逻辑电路的输出端连接于所述第二PMOS晶体管的控制端及所述第一NMOS晶体管的控制端, 所述第二PMOS晶体管的源极连接于所述第二锁存电路的数据输入端,用于接收电源电压,所述第二PMOS晶体管的漏极连接于所述第三电阻的第一端, 所述第三电阻的第二端连接于所述输出节点及所述第四电阻的第一端, 所述第四电阻的第二端连接于所述第一NMOS晶体管的漏极及所述第二施密特触发电路的输入端,所述第一NMOS晶体管的源极接地, 所述第二施密特触发电路的输出端连接于所述第一延时电路的输入端, 所述第一延时电路的输出端连接于所述第一与逻辑电路的第二输入端, 所述第一与逻辑电路的输出端连接于所述第二锁存电路的锁存控制端, 所述第五非逻辑电路的输出端用于输出所述第二信号。

如需购买、转让、实施、许可或投资类似专利技术,可联系本专利的申请人或专利权人北京欧铼德微电子技术有限公司,其通讯地址为:100176 北京市大兴区经济技术开发区荣京东街3号1幢8层1单元609;或者联系龙图腾网官方客服,联系龙图腾网可拨打电话0551-65771310或微信搜索“龙图腾网”。

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息,力求客观、公正,但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解,仅供参考使用,不能作为本公司承担任何法律责任的依据或者凭证。