买专利卖专利找龙图腾，真高效！ 查专利查商标用IPTOP,全免费！专利年费监控用IP管家,真方便！

龙图腾网获悉中国科学院计算技术研究所申请的专利基于FPGA验证SOC芯片DDR控制器的系统获国家发明授权专利权，本发明授权专利权由国家知识产权局授予，授权公告号为：CN115098320B 。

龙图腾网通过国家知识产权局官网在2025-07-22发布的发明授权授权公告中获悉：该发明授权的专利申请号/专利号为：202210694431.7，技术领域涉及：G06F11/26；该发明授权基于FPGA验证SOC芯片DDR控制器的系统是由张昆明;刘艳欢;李文明;叶笑春;范东睿设计研发完成，并于2022-06-20向国家知识产权局提交的专利申请。

本基于FPGA验证SOC芯片DDR控制器的系统在说明书摘要公布了：本发明提供一种基于FPGA验证SOC芯片DDR控制器的系统，包括：待验证的SOC芯片DDR控制器、DFI‑AXI桥、FPGADDR控制器、FPGADDRPHY和DDR颗粒。DFI‑AXI桥通过DFI接口与SOC芯片DDR控制器连接并且通过AXI接口与FPGADDR控制器连接，DFI‑AXI桥用于执行DFI与AXI间的协议转换，从而在SOC芯片DDR控制器与FPGADDR控制器之间进行交互；FPGADDR控制器与FPGADDRPHY通过FPGA内部总线连接，并且FPGADDRPHY与DDR颗粒连接。本发明实现了在FPGA硬件原型验证平台上对SOC芯片DDR控制器的验证，提升了芯片流片的成功率。

本发明授权基于FPGA验证SOC芯片DDR控制器的系统在权利要求书中公布了：1.一种基于FPGA验证SOC芯片DDR控制器的系统，其特征在于，所述系统包括：待验证的SOC芯片DDR控制器、DFI-AXI桥、FPGADDR控制器、FPGADDRPHY和DDR颗粒； 其中，所述DFI-AXI桥通过DFI接口与所述SOC芯片DDR控制器连接并且通过AXI接口与所述FPGADDR控制器连接，所述DFI-AXI桥用于执行DFI与AXI间的协议转换以在所述SOC芯片DDR控制器与所述FPGADDR控制器之间进行交互；所述FPGADDR控制器与所述FPGADDRPHY通过FPGA内部总线连接；以及，所述FPGADDRPHY与所述DDR颗粒连接； 其中，所述DFI-AXI桥包括发送事务处理模块和接收事务处理模块； 所述发送事务处理模块包括写操作控制单元和写发送单元；其中，所述写操作控制单元解码来自所述SOC芯片DDR控制器的写命令、写地址和写数据，并且将写命令、写地址和写数据分别写入写命令队列、写地址队列和写数据队列；其中，所述写发送单元从写命令队列中获得写命令，根据写命令从写地址队列和写数据队列中分别获得写地址和写数据，对写地址和写数据执行DFI到AXI的协议转换，并且将协议转换后的写地址和写数据发送到所述FPGADDR控制器；其中，写命令队列、写地址队列和写数据队列分别实现跨时钟域操作； 其中，所述写操作控制单元还执行如下控制： 对于处于写空闲状态的所述写发送单元，当写命令队列、写地址队列和写数据队列中的任一队列不为空时，所述写操作控制单元控制所述写发送单元进入写使能状态； 对于处于写使能状态的所述写发送单元，根据写命令队列中的写命令在写地址队列和写数据队列中查找相应的写地址和写数据，若找到则控制所述写发送单元进入写发送状态，以由所述写发送单元在写发送状态下对写地址和写数据执行DFI到AXI的协议转换并且将协议转换后的写地址和写数据发送到所述FPGADDR控制器，若未找到则控制所述写发送单元进入写等待状态，等到在写地址队列和写数据队列中找到相应的写地址和写数据再控制所述写发送单元进入写发送状态； 对于处于写发送状态的所述写发送单元，当写命令队列、写地址队列和写数据队列均为空时，所述写操作控制单元控制所述写发送单元进入写空闲状态。

如需购买、转让、实施、许可或投资类似专利技术，可联系本专利的申请人或专利权人中国科学院计算技术研究所，其通讯地址为：100190 北京市海淀区中关村科学院南路6号；或者联系龙图腾网官方客服，联系龙图腾网可拨打电话0551-65771310或微信搜索“龙图腾网”。