买专利卖专利找龙图腾，真高效！ 查专利查商标用IPTOP,全免费！专利年费监控用IP管家,真方便！

龙图腾网获悉湖南融创微电子股份有限公司申请的专利带有衬底偏置的传输门开关采样电路获国家发明授权专利权，本发明授权专利权由国家知识产权局授予，授权公告号为：CN119892091B 。

龙图腾网通过国家知识产权局官网在2025-07-08发布的发明授权授权公告中获悉：该发明授权的专利申请号/专利号为：202510394972.1，技术领域涉及：H03M1/12；该发明授权带有衬底偏置的传输门开关采样电路是由谭积彬;林少波;傅祎晖设计研发完成，并于2025-03-31向国家知识产权局提交的专利申请。

本带有衬底偏置的传输门开关采样电路在说明书摘要公布了：本发明涉及带有衬底偏置的传输门开关采样电路，通过对晶体管NMOS1和晶体管PMOS1采用衬底偏置技术来减小采样管的体效应同时，利用NMOS管栅压自举电路和PMOS管栅压自举电路来确保采样管的VGS在整个输入范围内为一恒定值，并且采样管结构形式为一个带有衬底偏置技术的传输门开关，通过其关断时流入保持电容中的沟道电荷相抵消来减小沟道电荷注入效应，不但能减小输入信号对采样管阈值电压的影响，既减小了采样管的体效应对开关非线性的影响，同时有效抑制沟道电荷注入效应对采样电路的影响，在实际应用于采样保持电路时有效提高了其动态范围和采样精度，达到了提高采样保持电路的采样性能的效果。

本发明授权带有衬底偏置的传输门开关采样电路在权利要求书中公布了：1.一种带有衬底偏置的传输门开关采样电路，其特征在于，包括晶体管NMOS1、晶体管NMOS2、晶体管NMOS3、晶体管PMOS1和PMOS管栅压自举电路，晶体管NMOS1和晶体管PMOS1作为采样管同时构成传输门开关，晶体管NMOS2和晶体管NMOS3用于通过衬底偏置效应减小晶体管NMOS1的体效应，PMOS管栅压自举电路用于通过衬底偏置效应减小晶体管PMOS1的体效应并恒定晶体管PMOS1在采样阶段的栅源电压； PMOS管栅压自举电路的输入端、晶体管NMOS1的源极、晶体管NMOS2的源极和晶体管PMOS1的源极均用于连接信号输入端，晶体管NMOS1的漏极和晶体管PMOS1的漏极相连作为采样输出端，晶体管NMOS2的漏极分别连接晶体管NMOS1的衬底极和晶体管NMOS3的漏极，晶体管NMOS3的源极接地，晶体管NMOS3的栅极用于连接采样控制输入端； PMOS管栅压自举电路包括晶体管NMOS10至晶体管NMOS14、晶体管PMOS6至晶体管PMOS12、电容C2和电容C3； 晶体管NMOS10的栅极连接晶体管PMOS6的栅极并作为PMOS管栅压自举电路的时钟端，晶体管NMOS10的源极接地，晶体管NMOS10的漏极分别连接晶体管PMOS6的源极、电容C2的一端和晶体管NMOS11的源极，晶体管PMOS6的衬底极、晶体管PMOS6的漏极和晶体管PMOS7的漏极均用于连接电源，晶体管PMOS7的源极分别连接晶体管PMOS8的源极、电容C2的另一端和晶体管PMOS9的源极，晶体管PMOS7的栅极分别连接晶体管PMOS8的漏极和晶体管NMOS11的漏极，晶体管PMOS8的栅极和晶体管NMOS11的栅极均用于连接电源； 晶体管PMOS9的栅极用于连接电源，晶体管PMOS9的漏极分别连接晶体管NMOS12的源极和电容C3的一端，晶体管NMOS12的栅极为PMOS管栅压自举电路的第一栅极驱动端，晶体管NMOS12的漏极、晶体管NMOS13的源极和晶体管PMOS11的漏极相连作为偏置端连接至晶体管PMOS1的衬底极，晶体管NMOS13的漏极为PMOS管栅压自举电路的输入端，晶体管NMOS13的栅极为PMOS管栅压自举电路的第二栅极驱动端，晶体管PMOS11的源极和晶体管PMOS12的源极均用于连接电源，晶体管PMOS11的栅极、晶体管PMOS12的栅极和晶体管NMOS14的栅极均连接至PMOS管栅压自举电路的时钟端，晶体管PMOS12的漏极分别连接晶体管NMOS14的漏极和晶体管PMOS10的漏极，晶体管NMOS14的源极和晶体管PMOS10的栅极均接地，晶体管PMOS10的衬底极用于连接电源，晶体管PMOS10的源极连接电容C3的另一端并连接晶体管PMOS1的栅极。

如需购买、转让、实施、许可或投资类似专利技术，可联系本专利的申请人或专利权人湖南融创微电子股份有限公司，其通讯地址为：410205 湖南省长沙市长沙高新开发区尖山路18号中电软件园二期第A5栋1层101号；或者联系龙图腾网官方客服，联系龙图腾网可拨打电话0551-65771310或微信搜索“龙图腾网”。